二进制与格雷码转换

定义与用途

二进制码是各位带固定权值（$2^{n-1},\dots ,2^1,2^0$）的有权码，便于算术运算和译码。格雷码（循环码）是一种相邻码字仅有一位不同的编码，属于无权码，直接按位译码困难，因此在光电码盘等位置测量中常先由码盘读出格雷码，再转换为二进制码处理。

位序约定

设码长为 $n$ 位，下标从最高位 $n$ 到最低位 $1$。二进制码记为 $R_n{R}_{n-1}\cdots R_1$，格雷码记为 $C_n{C}_{n-1}\cdots C_1$。每位取值为 0 或 1。

二进制码转格雷码

最高位相同：

其余各位由相邻两位二进制码异或得到：

其中 $\oplus$ 为异或运算，$R_{i+1}$ 是比 $R_i$ 高一位的二进制码位。二进制转格雷码中，每个低位使用相邻两位原始二进制码，不能将高位格雷码替代高位二进制码。

格雷码转二进制码

最高位相同：

其余各位由高位二进制码与当前格雷码位异或得到：

格雷码转二进制码应从最高位依次累积异或，低位二进制码不能只由相邻两个格雷码位确定。

并行异或链电路

并行变换电路由多个异或门级联构成。二进制转格雷码时，最高位直通，低位分别由相邻原始二进制码位经异或门产生。格雷码转二进制码时，$C_n$ 直接输出为 $R_n$；$C_{n-1}$ 与 $R_n$ 异或得到 $R_{n-1}$；依此类推。该结构一次并行输出全部位。二进制转格雷码时，各低位异或门并行工作，最坏输出延迟为单级异或门延迟；格雷码转二进制码时，低位需等待高位二进制码结果，最坏输出延迟为各级异或门延迟之和。

串行变换电路

串行变换电路利用 JK 触发器实现。以格雷码转二进制码为例，从最高位至最低位依次输入格雷码位，复位后的触发器状态作为前缀异或累积结果。JK 触发器在 J、K 同时为 0 时保持，同时为 1 时翻转，从而按位串行完成异或累积关系。串行电路逐位输出，所需时钟周期数与码长相关。

适用范围

上述关系适用于标准二进制码与标准格雷码之间的逐位转换，码长 $n$ 为正整数。异或运算按位进行，不涉及进位。并行电路适用于需要同时输出全部位的场合；串行电路适用于逐位处理或引脚资源受限的场合。