ADC转换期间采用保持状态主要为何？
正在打开页面…
正在打开页面…
也称：采样/保持器、S/H
采样保持器在采样状态跟踪输入、保持状态维持瞬时样值，支持积分与ADC转换；捕捉速度和保持误差需要权衡。
采样保持器S/H获取某一时刻的模拟值，并在需要的时间内保持。本章用于短时取样和数字平均；第20章说明它可稳定A/D转换期间的输入，避免输入继续变化造成转换误差。
| 状态 | 开关及输出 |
|---|---|
| 采样 | 开关接通，电容充电，输出跟踪输入 |
| 保持 | 开关断开，理想无泄漏时保持已有电压 |
原图20-2含模拟开关、保持电容CH、控制及输入输出缓冲器A1、A2。输入缓冲减小对信号源的扰动；输出缓冲减小输出阻抗并提高带负载能力。集成ADC可能已含S/H，不因方框名称重复加器件。
捕捉时间描述跟踪或获取所需的时间；保持偏差及电压下降速率关系到保持期间的准确性。按教材的选取讨论，较小CH有利于较短捕捉时间和较高采样速率，却可能有较大下降误差。实际还有泄漏和分布电容影响，理想保持不变不能写成所有硬件零误差。跨第15、20章仍是同一知识卡。
基础测试统一使用选择题，先确认概念、定义和关键判断是否扎实。
ADC转换期间采用保持状态主要为何？
仅减小CH来追求更快捕捉，会忽略什么？
暂无前置知识
暂无后续知识